Wysokowydajne QspiNAND Flash

Pamięci Flash typu NAND z interfejsem szeregowym SPI z wyjściami w trybie pojedynczym/podwójnym/poczwórnym (Single/Dual/Quad SPI). Przy częstotliwości zegara do 166 MHz osiągają prędkość transferu danych do 664 Mbit/s (do 83 MB/s). W wersji dwóch układów w jednej obudowie MCP (seria W72N) osiągają prędkość transferu danych do 166 MB/s
Wszystkie układy są zgodne z dyrektywą RoHS.

* - Status, Wersja motoryzacyjna: P - produkcja masowa, S - próbki, UD - w trakcie projektowania.

** - Maksymalna częstotliwość zegara dla wszystkich instrukcji, za wyjątkiem instrukcji odczytu READ DATA. Może także zależeć od napięcia zasilania i typu interfejsu SPI.

Typ układu	Opis	Pojemność (organizacja)	Częstotliwość zegara **	Napięcie  zasilania [V]	Temperat. pracy [°C]	Obudowa	Status *	Wersja motoryz. *
W25N01JW (2153 kB)	technologia SLC (Single-Level Cell) interfejs SPI w trybie standardowym/podwójnym/poczwórnym (Standard/Dual/Quad SPI) oraz QPI (Quad Peripheral Interface) instrukcje odczytu w trybie DTR (Double Transfer Rate) do efektywnego zwiększenia prędkości odczytu interfejsów SPI i QPI kodowanie ECC prędkość transferu danych do 166/332/664 Mbit/s organizacja blokowa, rozmiar bloku: 64 strony rozmiar strony: 2048 B + 64 B czas programowania strony: 250 µs czas kasowania bloku: 2 ms sprzętowe i programowe zabezpieczenie przed zapisem zabezpieczenia Lock-Down i OTP unikalny 2-kbajtowy numer idntyfikacyjny dla każdego układu i 2-kbajtowa strona parametrów 10 stron programowanych w trybie OTP sprzętowa funkcja Reset zakres temperatury pracy: przemysłowy (I), motoryzacyjny (B, A) zgodność ze specyfikacją motoryzacyjną AEC-Q100	1 Gbit	STR: 166 MHz / DTR: 83 MHz	1,7 - 1,95	-40 - +85 (I) Motoryzacyjny: -40 - +85 (B) -40 - +105 (A)	WSON-8 8x6 mm2 TFBGA-24 8x6 mm2 SOP-16	P	S
W25N02JW (2335 kB)	technologia SLC (Single-Level Cell) interfejs SPI w trybie standardowym/podwójnym/poczwórnym (Standard/Dual/Quad SPI) oraz QPI (Quad Peripheral Interface) instrukcje odczytu w trybie DTR (Double Transfer Rate) do efektywnego zwiększenia prędkości odczytu interfejsów SPI i QPI kodowanie ECC prędkość transferu danych do 166/332/664 Mbit/s organizacja blokowa, rozmiar bloku: 64 strony rozmiar strony: 2048 B + 64 B czas programowania strony: 250 µs czas kasowania bloku: 2 ms sprzętowe i programowe zabezpieczenie przed zapisem zabezpieczenia Lock-Down i OTP unikalny 2-kbajtowy numer idntyfikacyjny dla każdego układu i 2-kbajtowa strona parametrów 10 stron programowanych w trybie OTP sprzętowa funkcja Reset zakres temperatury pracy: przemysłowy (I) zgodność ze specyfikacją motoryzacyjną AEC-Q100	2 Gbit	STR: 166 MHz / DTR: 83 MHz	1,7 - 1,95	-40 - +85 (I) Motoryzacyjny: -40 - +85 (B) -40 - +105 (A)	WSON-8 8x6 mm2 TFBGA-24 8x6 mm2 SOP-16	P	S
W72N02JW	technologia SLC (Single-Level Cell) dwa układy W25N01JW w jednej obudowie współbieżne operacje na pamięciach 8 końcówek We/Wy interfejs SPI w trybie standardowym/podwójnym/poczwórnym (Standard/Dual/Quad SPI) oraz QPI (Quad Peripheral Interface) instrukcje odczytu w trybie DTR (Double Transfer Rate) do efektywnego zwiększenia prędkości odczytu interfejsów SPI i QPI tryb Dual Quad kodowanie ECC prędkość transferu danych do 166/332/664 Mbit/s organizacja blokowa, rozmiar bloku: 64 strony rozmiar strony: 2048 B + 64 B czas programowania strony: 250 µs czas kasowania bloku: 2 ms sprzętowe i programowe zabezpieczenie przed zapisem zabezpieczenia Lock-Down i OTP unikalny 2-kbajtowy numer idntyfikacyjny dla każdego układu i 2-kbajtowa strona parametrów 10 stron programowanych w trybie OTP sprzętowa funkcja Reset zakres temperatury pracy: przemysłowy (I), motoryzacyjny (B, A) zgodność ze specyfikacją motoryzacyjną AEC-Q100	2 Gbit	STR: 166 MHz / DTR: 83 MHz	1,7 - 1,95	-40 - +85 (I) Motoryzacyjny: -40 - +85 (B) -40 - +105 (A)	TFBGA-24 8x6 mm2 SOP-16	P	S