DDR SDRAM Szybkie synchroniczne pamięci DRAM o architekturze DDR (Double Data Rate - podwójny transfer danych w jednym cyklu zegara), wykorzystujące transfer danych na obu zboczach, narastającym i opadającym, sygnału zegarowego.
Wszystkie układy są zgodne z dyrektywą RoHS.
* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.
| Typ układu |
Opis |
Pojemność
(organizacja)
|
Częstotliwość
zegara
|
Napięcie
zasilania
[V]
|
Temperat.
pracy
[°C]
|
Obudowa
|
Status *
|
| Motoryzacyjny |
Komercyjny
i przemysłowy |
W9464G6KH
 (1833 kB)
- pojemność: 64 Mbit
- częstotliwość zegara do 200 MHz
- klasy prędkości: -5/-5I
- transfer danych do 500 Msłów na sekundę (DDR-500)
- różnicowe wejścia zegarowe
- CAS Latency: 2, 2,5 , 3
- długość cyklu burst: 2, 4, 8
- autoodświeżanie i samoodświeżanie
- tryb czuwania (Power-down)
- 4k cykli odświeżania / 64 ms
- interfejs: SSTL_2
- zakres temperatury pracy: komercyjny, przemysłowy (I), motoryzacyjny (A, K)
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
|
64 Mbit
(4Mx16, 4 banki) |
200 MHz (-5/-5I)
DDR-400 |
2,5±0,2 |
0 – +70
-40 – +85 (I)
Motoryzacyjny:
-40 – +85 (A)
-40 – +105 (K) |
TSOP(II)-66 |
P |
P |
|
W9412G6JB
(864 kB)
- pojemność: 128 Mbit
- częstotliwość zegara do 250 MHz
- klasy prędkości: -4/-5/-5I
- transfer danych do 500 Msłów na sekundę (DDR-500)
- różnicowe wejścia zegarowe
- CAS Latency: 2, 2,5 , 3
- długość cyklu burst: 2, 4, 8
- autoodświeżanie i samoodświeżanie
- tryb czuwania (Power-down)
- 4k cykli odświeżania / 64 ms
- interfejs: SSTL_2
- zakres temperatury pracy: komercyjny, przemysłowy (I), motoryzacyjny (A, K)
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
|
128 Mbit
(8Mx16, 4 banki) |
250 MHz (-4)
DDR-500
200 MHz (-5/-5I)
DDR-400 |
2,4 – 2,7 (klasa -4)
2,5±0,2 (klasy -5/-5I) |
0 – +70
-40 – +85 (I)
Motoryzacyjny:
-40 – +85 (A)
-40 – +105 (K) |
TFBGA-60
8x13 mm2 |
P |
N |
|
W9412G6KH
(1932 kB)
- pojemność: 128 Mbit
- częstotliwość zegara do 200 MHz
- klasy prędkości: -5/-5I/-6I
- transfer danych do 400 Msłów na sekundę (DDR-500)
- różnicowe wejścia zegarowe
- CAS Latency: 2, 2,5 , 3
- długość cyklu burst: 2, 4, 8
- autoodświeżanie i samoodświeżanie
- tryb czuwania (Power-down)
- 4k cykli odświeżania / 64 ms
- interfejs: SSTL_2
- zakres temperatury pracy: komercyjny, przemysłowy (I), motoryzacyjny (A, K)
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
|
128 Mbit
(8Mx16, 4 banki) |
200 MHz (-5/-5I)
DDR-400
166 MHz (-6I)
DDR-333 |
2,5±0,2 (klasy -5/-5I/-6I) |
0 – +70
-40 – +85 (I)
Motoryzacyjny:
-40 – +85 (A)
-40 – +105 (K) |
TSOP(II)-66 |
P |
P |
|
W9425G6JB
(1914 kB)
- pojemność: 256 Mbit
- częstotliwość zegara do 250 MHz
- klasy prędkości: -4/-5/-5I
- transfer danych do 500 Msłów na sekundę (DDR-400)
- różnicowe wejścia zegarowe
- CAS Latency: 2, 2,5 , 3
- długość cyklu burst: 2, 4, 8
- autoodświeżanie i samoodświeżanie
- tryb czuwania (Power-down)
- 8k cykli odświeżania / 64 ms
- interfejs: SSTL_2
- zakres temperatury pracy: komercyjny, przemysłowy (I), motoryzacyjny (A, K)
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
|
256 Mbit
(16Mx16, 4 banki) |
250 MHz (-4)
DDR-500
200 MHz (-5/-5I)
DDR-400 |
2,4 – 2,7 (klasa -4)
2,5±0,2 (klasy -5/-5I) |
0 – +70
-40 – +85 (I)
Motoryzacyjny:
-40 – +85 (A)
-40 – +105 (K) |
TFBGA-60 |
P |
N |
|
W9425G6KH
(1850 kB)
- pojemność: 256 Mbit
- częstotliwość zegara do 250 MHz
- klasy prędkości: -4/-5/-5I
- transfer danych do 500 Msłów na sekundę (DDR-500)
- różnicowe wejścia zegarowe
- CAS Latency: 2, 2,5 , 3
- długość cyklu burst: 2, 4, 8
- autoodświeżanie i samoodświeżanie
- tryb czuwania (Power-down)
- 8k cykli odświeżania / 64 ms
- interfejs: SSTL_2
- zakres temperatury pracy: komercyjny, przemysłowy (I), motoryzacyjny (A, K)
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
|
256 Mbit
(16Mx16, 4 banki) |
250 MHz (-4)
DDR-500
200 MHz (-5/-5I)
DDR-400 |
2,4 – 2,7 (klasa -4)
2,5±0,2 (klasy -5/-5I) |
0 – +70
-40 – +85 (I)
Motoryzacyjny:
-40 – +85 (A)
-40 – +105 (K) |
TSOP(II)-66 |
P |
P |
|
|
