Niskomocowe DDR2 SDRAM Szybkie niskomocowe (mobilne) pamięci SDRAM o podwójnym transferze danych (DDR) 2-giej generacji, posiadające napięcie zasilania 1,8/1,2 V, wyposażone w funkcje umożliwiające znaczną redukcję pobieranej mocy.
Wszystkie układy są zgodne z dyrektywą RoHS.
* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.
| Typ układu |
Opis |
Pojemność
(organizacja)
|
Częstotliwość
zegara
|
Napięcie
zasilania
[V]
|
Temperat.
pracy
[°C]
|
Obudowa
|
Status *
|
| Motoryzacyjny |
Komercyjny
i przemysłowy |
W978H6KBV
 (1876 kB)
- synchroniczny interfejs w trybie burst
- długość cyklu burst: 4, 8, 16
- 4 banki
- różnicowe wejścia zegarowe
- maskowanie danych przy zapisie
- samoodświeżanie (Self-Refresh)
- tryb czuwania (Power-down) i głęboki tryb czuwania (Deep Power-down)
- zakresy temperatury pracy: rozszerzony (E), przemysłowy (I), motoryzacyjny
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
- niski pobór mocy
|
256 Mbit
(16Mx16) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
N |
N |
|
W978H2KBV
(1876 kB)
256 Mbit
(8Mx32) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
N |
N |
|
W979H6KBV
(1877 kB)
- synchroniczny interfejs w trybie burst
- długość cyklu burst: 4, 8, 16
- 4 banki
- różnicowe wejścia zegarowe
- maskowanie danych przy zapisie
- samoodświeżanie (Self-Refresh)
- tryb czuwania (Power-down) i głęboki tryb czuwania (Deep Power-down)
- zakresy temperatury pracy: rozszerzony (E), przemysłowy (I), motoryzacyjny
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
- niski pobór mocy
|
512 Mbit
(32Mx16) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
P |
N |
|
W979H2KBV
(1877 kB)
512 Mbit
(16Mx32) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
P |
N |
|
W97AH6KBV
(1916 kB)
- synchroniczny interfejs w trybie burst
- długość cyklu burst: 4, 8, 16
- 8 banków
- różnicowe wejścia zegarowe
- maskowanie danych przy zapisie
- samoodświeżanie (Self-Refresh)
- tryb czuwania (Power-down) i głęboki tryb czuwania (Deep Power-down)
- zakresy temperatury pracy: rozszerzony (E), przemysłowy (I), motoryzacyjny
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
- niski pobór mocy
|
1 Gbit
(64Mx16) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
N |
N |
|
W97AH2KBV
(1916 kB)
1 Gbit
(32Mx32) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
N |
N |
|
W97AH6NBV
(1913 kB)
1 Gbit
(64Mx16) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
P |
P |
|
W97AH2NBV
(1913 kB)
1 Gbit
(32Mx32) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
P |
P |
|
W97BH6MBV
(1914 kB)
- synchroniczny interfejs w trybie burst
- długość cyklu burst: 4, 8, 16
- 8 banków
- różnicowe wejścia zegarowe
- maskowanie danych przy zapisie
- samoodświeżanie (Self-Refresh)
- tryb czuwania (Power-down) i głęboki tryb czuwania (Deep Power-down)
- zakresy temperatury pracy: rozszerzony (E), przemysłowy (I), motoryzacyjny
- zgodność ze specyfikacją motoryzacyjną AEC-Q100
- niski pobór mocy
|
2 Gbit
(128Mx16) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
N |
P |
|
W97BH2MBV
(1914 kB)
2 Gbit
(64Mx32) |
400 MHz
533 MHz |
1,8 (VDD1)
1,2
(VDD2/VDDCA/VDDQ) |
-25 – +85 (E)
-40 – +85 (I)
Motoryzacyjny |
VFBGA-134
(10x11,5 mm2) |
N |
P |
|
|
