HyperRAM

Udoskonalona wersja pamięci Pseudo SRAM, z jądrem DRAM i z tradycyjnym asynchronicznym interfejsem pamięci SRAM, charakteryzująca się wyższą prędkością pracy i mniejszymi obudowami.

* Status: P - produkcja masowa, S - próbki, UD - w trakcie projektowania, N - niezalecany do nowych projektów.

Typ układu	Opis	Pojemność (organizacja)	Częstotliwość zegara	Czas dostępu [ns]	Napięcie  zasilania [V]	Temperat. pracy [°C]	Obudowa	Status *
								Motoryzacyjny	Komercyjny i przemysłowy
W955K8MBY (731 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	32 Mbit (4Mx8)	200 MHz	35	1,8 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2)	-	P
W955N8MBY (730 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	32 Mbit (4Mx8)	200 MHz	35	3,0 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2)	-	P
W956D8MWS	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I)	64 Mbit (8Mx8)	200 MHz	35	1,8 (VCC, VCCQ)	-40 – +85 (I)	TFBGA-24 (6x8 mm2)	-	P
W956D8MBY (776 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	64 Mbit (8Mx8)	200 MHz	35	1,8 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2)	P	P
W956A8MBY (776 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	64 Mbit (8Mx8)	200 MHz	35	3,0 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2)	P	P
W957D8MFY (662 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	128 Mbit (16Mx8)	200 MHz	35	1,8 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2) DDP (podwójna struktura)	P	P
W957A8MFY (662 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	128 Mbit (16Mx8)	200 MHz	35	3,0 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2) DDP (podwójna struktura)	P	P
W958D8NBY (769 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	256 Mbit (32Mx8)	200 / 250 MHz	28	1,8 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2)	P	P
W958D8NWS	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu mała obudowa zakres temperatury pracy: przemysłowy (I)	256 Mbit (32Mx8)	200 MHz	35	1,8 (VCC, VCCQ)	-40 – +85 (I)	WLCSP	-	P
W958D6NWS	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 16-bitowa szybkie operacje odczytu i zapisu mała obudowa zakres temperatury pracy: przemysłowy (I)	256 Mbit (16Mx16)	200 MHz	35	1,8 (VCC, VCCQ)	-40 – +85 (I)	WLCSP	-	P
W959D8NFY (733 kB)	interfejs HyperBus - mała liczba linii sygnałowych, tryb DDR magistrala danych 8-bitowa szybkie operacje odczytu i zapisu różnicowe wejścia zegarowe sprzętowy Reset bramkowany zapis/odczyt (RWDS) zapis/odczyt w trybie burst 16/32/64/128 bajtowym tryby czuwania: hybrydowy (Hybrid Sleep) oraz głęboki (Deep Power-down) tryby odświeżania: pełne lub częściowe mała obudowa zakres temperatury pracy: przemysłowy (I), motoryzacyjny	512 Mbit (64Mx8)	200 / 250 MHz	28	1,8 (VCC, VCCQ)	-40 – +85 (I) Motoryzacyjny	TFBGA-24 (6x8 mm2) DDP (podwójna struktura)	P	P